Schon klar, dass der den Hauptspeicher für die Berechnung des Layouts braucht.mfro hat geschrieben: ↑Mo Aug 26, 2019 7:23 pmEs ging mir hier nur darum auszuprobieren, ob "rekursive Hardware" überhaupt möglich ist und erstaunlicherweise ist sie das - mit der Einschränkung, dass man eben die Rekursionstiefe beschränken muss. Der Hauptspeicherverbrauch des Synthesetools beim "Bauen" ist für das Ergebnis einigermassen unerheblich: das belegt nämlich tatsächlich locker auch im kleinsten verfügbaren FPGA weniger als 10%.
Das klingt nicht uninteressant....mfro hat geschrieben: ↑Mo Aug 26, 2019 7:47 pmVHDL ist eine vollwertige Programmiersprache (die unverkennbar von Ada abstammt), mit Packages, Funktionen, Prozeduren, Records und Pointern (wollte man, könnte man damit auch einen Editor schreiben), aber nur ein Subset davon lässt sich tatsächlich in Hardware (Flipflops und kombinatorische Logik als Netzliste) umsetzen (man muss sich also einschränken, wenn Hardware draus werden soll). Aus der Netzliste baut der Fitter (ähnlich des Autorouters bei einem Platinenlayoutprogramm), das Ergebnis kann man auf ein FPGA laden oder - wenn man sich's leisten kann - in der nächsten Chipschmiede um die Ecke in Silikon "giessen" lassen.
Gibt's da ein passendes Tutorial zu, bzw. wo lernt man sowas? Ich habe da keine Ahnung von, aber ich spiele gerade gedanklich ein paar Ideen durch, zum einen als Compilerbauer, zum anderen als Softwareentwickler von Software, die rechenaufwendig ist...
Die 60ns für eine rekursive Abarbeitung eines fib(20) klingen nämlich durchaus interessant, dass man da mal etwas mit experimentieren könnte.
Ich stelle mir eine PCIe Karte vor, auf der dann rechenintensive Algorithmen ausgelagert werden.